Data ditransfer melalui path komunikasi tunggal pada transmisi data secara serial
dimana tiap elemen pensinyalan dapat berupa :
· kurang dari 1 bit : misalnya dengan pengkodean Manchester
· 1 bit : NRZ-L dan FSK adalah contoh-contoh analog dan digital
· lebih dari 1 bit : QPSK sebagai contohnya.
Dalam bahasan ini, kita menganggap satu bit per elemen pensinyalan kecuali jika
keadaan sebaliknya.
Synchronisasi adalah salah satu tugas utama dari komunikasi data. Suatu transmitter
mengirim message 1 bit pada suatu waktu melalui suatu medium ke receiver.
Receiver harus mengenal awal dan akhir dari blok-blok bit dan juga harus mengetahui
durasi dari tiap bit sehingga dapat men-sampel line tersebut dengan timing yang tepat
untuk membaca tiap bit. Misalkan pengirim (sender) mentransmisi sejumlah bit-bit
data. Pengirim mempunyai suatu clock yang mempengaruhi timing dari transmisi bitbit.
Sebagai contoh, jika data ditransmisi dengan 10000 bits per second (bps),
kemudian 1 bit akan ditransmisi setiap 1/10000 = 0,1 millisecond (ms), sebagai yang
diukur oleh clock pengirim. Maka, receiver akan menentukan waktu yang cocok
untuk sampel-sampelnya pada interval dari 1 bit time. Pada contoh ini, pen-samplingan
akan terjadi sekali setiap 0,1 ms. Jika waktu pen-sampling-an berdasarkan pada
clocknya sendiri, maka akan timbul masalah jika clock-clock transmitter dan reciver
tidak disamakan dengan tepat. Jika ada perbedaan 1 persen (clock receiver 1 persen
lebih cepat atau lebih lambat daripada clock transmitter), maka pen-sampling-an
pertama 0,001 ms meleset dari tengah bit (tengah bit adalah 0,05 ms dari awal dan
akhir bit). Setelah sampel-sampel mencapai 50 atau lebih, receiver akan error karena
pen-sampling-annya dalam bit time yang salah (50 x 0,001 = 0,05 ms). Untuk
perbedaan timing yang kecil, error akan terjadi kemudian, tetapi kemudian receiver
akan keluar dari step transmitter jika transmitter mengirim aliran bit yang panjang dan
jika tidak ada langkah-langkah yang men-synchron-kan transmitter dan receiver.
TRANSMISI ASYNCHRONOUS
Strategi dari metode ini yaitu mencegah problem timing dengan tidak mengirim aliran
bit panjang yang tidak putus -putusnya. Melainkan data ditransmisi per karakter pada
suatu waktu, dimana tiap karakter adalah 5 sampai 8 bit panjangnya. Timing atau
synchronisasi harus dipertahankan antara tiap karakter; receiver mempunyai
kesempatan untuk men-synchron-kan awal dari tiap karakter baru.
Gambar 4.1 menjelaskan suatu contoh untuk teknik ini.
Jaringan Komputer Bab IV Halaman 2/17
Gambar 4.1a, ketika tidak ada transmisi karakter, line antara transmitter dan receiver
dalam keadaan "idle". Idle adalah ekuivalen untuk elemen pensinyalan bagi binary '1'.
Awal dari suatu karakter diisyaratkan oleh suatu start bit dengan binary '0'. Kemudian
diikuti oleh 5 sampai 8 bit yang membentuk karakter tersebut. Bit-bit dari karakter itu
ditransmisi dengan diawali least significant bit (LSB). Biasanya, bit-bit karakter ini
diikuti oleh suatu parity bit yang berada pada posisi most-significant-bit (MSB).
Paritu bit tersebut diset oleh transmitter sedemikian seperti total jumlah binary '1'
dalam karakter; termasuk parity bit-nya, adalah genap (even parity) atau ganjil (odd
parity), tergantung pada konversi yang dipakai. Elemen terakhir yaitu stop, yang
merupakan suatu binary '1'. Panjang minimum dari stop biasanya 1;1,5 atau 2 kali
durasi dari bit. Sedangkan maksimumnya tidak dispesifikasikan. Karena stop sama
dengan kondisi idle, maka transmitter akan melanjutkan transmisi sinyal stop sampai
siap untuk mengirim karakter berikutnya.
Gambar 4.1c memperlihatkan efek timing error yang menyebabkan error pada
penerimaan. Disini dianggap bahwa data ratenya 10000 bps; oleh karena itu tiap bit
mempunyai durasi 0,1 ms atau 100 s. Anggaplah receiver terlambat 7 persen atau 7 s
per bit time. Dengan demikian receiver men-sampel karakter yang masuk setiap 93 s
(berdasarkan pada clock transmitter). Seperti terlihat, sampel terakhir mengalami
error. Sebenarnya error ini menghasilkan dua macam error : pertama, sampel bit
terakhir diterima tidak tepat; kedua, perhitungan bit sekarang keluar dari kesepakatan.
Jika bit ke 7 adalah 1 dan bit ke 8 adalah 0 maka bit 8 akan dianggap suatu start bit.
Kondisi ini diistilahkan framing error, yaitu karakter plus start dan stop bit yang
kadang-kadang dinyatakan suatu frame. Framing error juga jika beberapa kondisi
noise menyebabkan munculnya kesalahan dari suatu start bit selama kondisi idle.
Tidak ada komentar:
Posting Komentar