2 sampai 3 bit per karakter untuk synchronisasi. Persentase tambahan dapat dikurangi
dengan mengirim blok-blok bit yang besar antara start dan stop bit, tetapi akan
memperbesar kumulatif timing error. Solusinya yaitu transmisi synchronous.
TRANSMISI SYNCHRONOUS
Dengan transmisi synchronous, ada level lain dari synchronisasi yang perlu agar
receiver dapat menentukan awal dan akhir dari suatu blok data. Untuk itu, tiap blok
dimulai dengan suatu pola preamble bit dan diakhiri dengan pola postamble bit. Polapola
ini adalah kontrol informasi.
Frame adalah data plus kontrol informasi. Format yang tepat dari frame tergantung
dari metode transmisinya, yaitu :
· Transmisi character-oriented, (lihat gambar 4.2a)
Blok data diperlakukan sebagai rangkaian karakter-karakter (biasanya
8 bit karakter).
Semua kontrol informasi dalam bentuk karakter.
Frame dimulai dengan 1 atau lebih 'karakter synchronisasi' yang
disebut SYN, yaitu pola bit khusus yang memberi sinyal ke receiver
bahwa ini adalah awal dari suatu blok. Sedangkan untuk postamblenya
juga dipakai karakter khusus yang lain. Jadi receiver diberitahu
bahwa suatu blok data sedang masuk, oleh karakter SYN, dan
menerima data tersebut sampai terlihat karakter postamble. Kemudian
menunggu pola SYN yang berikutnya. Alternatif lain yaitu dengan
panjang frame sebagai bagian dari kontrol informasi; receiver
menunggu karakter SYN, menentukan panjang frame, membaca tanda
sejumlah karakter dan kemudian menunggu karakter SYN berikutnya
untuk memulai frame berikutnya.
· Transmisi bit-oriented , (lihat gambar 4.2b)
Blok data diperlakukan sebagai serangkaian bit-bit.
Kontrol informasi dalam bentuk 8 bit karakter.
Pada transmisi ini, preamble bit yang panjangnya 8 bit dan dinyatakan
sebagai suatu flag sedangkan postamble-nya memakai flag yang sama
pula.
Receiver mencari pola flag terhadap sinyal start dari frame. Yang
diikuti oleh sejumlah kontrol field. Kemudian sejumlah data field,
kontrol field dan akhirnya flag-nya diulangi.
Perbedaan dari kedua metode diatas terletak pada format detilnya dan kontrol
informasinya.
Jaringan Komputer Bab IV Halaman 4/17
Keuntungan transmisi synchronous :
· Efisien dalam ukuran blok data; transmisi asynchronous memerlukan 20%
atau lebih tambahan ukuran.
· Kontrol informasi kurang dari 100 bit.
4.2 TEKNIK DETEKSI ERROR
Ketika suatu frame ditransmisikan, tiga klas probabilitas yang dapat muncul pada
akhir penerimaan :
· Klas 1 (P1) : frame tiba tanpa bit-bit error.
· Klas 2 (P2) : frame tiba dengan satu atau lebih bit-bit error yang tidak
terdeteksi.
· Klas 3 (P3) : frame tiba dengan satu atau lebih bit-bit error yang terdeteksi dan
tidak ada bit-bit error yang tidak terdeteksi.
Persamaan dari probabilitas diatas dapat dinyatakan sebagai :
P1 = (1 - PB)nf
P2 = 1 - P1
dimana : nf
=
jumlah bit per frame
PB= probabilitas yang diberikan oleh bit apapun adalah error (konstan,
tergantung posisi bit).
Teknik deteksi error menggunakan error-detecting-code, yaitu tambahan bit yang
ditambah oleh transmitter. Dihitung sebagai suatu fungsi dari transmisi bit-bit lain.
Pada receiver dilakukan perhitungan yang sama dan membandingkan kedua hasil
tersebut, dan bila tidak cocok maka berarti terjadi deteksi error.
Jaringan Komputer Bab IV Halaman 5/17
Tiga teknik yang umum dipakai sebagai deteksi error :
· Parity bit.
· Longitudinal Redudancy Check.
· Cyclic Redudancy Check.
PARITY CHECKS
Deteksi bit error yang paling sederhana parity bit pada akhir tiap word dalam frame.
Terdapat dua jenis parity bit ini :
· Even parity : jumlah dari binary '1' yang genap --> dipakai untuk transmisi
asynchronous.
· Odd parity : jumlah dari binary '1' yang ganjil --> dipakai untuk transmisi
synchronous.
Atau menggunakan operasi exclusive-OR dari bit-bit tersebut dimana akan
menghasilkan binary '0' untuk even parity dan menghasilkan binary '1' untuk odd
parity. note : exclusive-OR dari 2 digit binary adalah 0 bila kedua digitnya adalah 0
atau keduanya = 1; jika digitnya beda maka hasilnya = 1.
Problem dari parity bit : Impulse noise yang cukup panjang merusak lebih dari satu
bit, pada data rate yang tinggi.
Tiap-tiap karakter ditambahkan parity bit seperti sebelumnya atau dari gambar diatas
dinyatakan sebagai :
Rj = b1j Å b2j Å ... Å bn
dimana
:
Rj = parity bit dari karakter ke j
bij = bit ke i dalam karakter ke j
n = nomor bit dalam suatu karakter atau dinyatakan sebagai vertical
redundancy check (VRC).
Sedangkan tambahannya, suatu parity bit yang dibentuk untuk tiap posisi bit yang
melalui semua karakter atau dinyatakan sebagai longitudinal redundancy check
(LRC) atau dinyatakan sebagai :
Ci = bi1 Å bi2 Å ... Å bin
dimana : Ci = parity check dari karakter ke i bit
m = nomor karakter dalam suatu frame.
Kelemahan dari parity check untuk tiap jenis yaitu tidak dapat mendeteksi jumlah
error-error genap.
Jaringan Komputer Bab IV Halaman 6/17
misal : Untuk VRC, bila suatu bit ke 1 dan ke 3 dari karakter pertama error maka oleh
receiver tidak akan di deteksi adanya error, demikian juga untuk LRC, bila keadaan
diatas terjadi ditambah juga bila bit ke 1 dan ke 3 dari karakter ke lima error maka
oleh receiver tidak akan dideteksi adanya error.
CYCLIC REDUNDANCY CHECKS (CRC)
Diberikan suatu k-bit frame atau message, transmitter membentuk serangkaian n-bit,
yang dikenal sebagai frame check sequence (FCS). Jadi frame yang dihasilkan terdiri
dari k+n bits. Receiver kemudian membagi frame yang datang dengan beberapa angka
dan jika tidak remainder (sisa) dianggap tidak ada error.
Beberapa cara yang menjelaskan prosedur diatas, yaitu :
Modulo 2 arithmetic
Menggunakan penjumlahan binary dengan tanpa carry, dimana hanya merupakan
operasi exclusive-OR.
Untuk kepentingan ini didefinisikan :
T = (k + n) bit frame untuk ditransmisi, dengan n < k
M = k bit message, k bit pertama dari T
F = n bit FCS, n bit terakhir dari T
P = pattern dari n+1 bit.
Dimana : T = 2n M + F
2M = Q + R
P P
Karena pembaginya adalah binary, remaider selalu kurang dari 1 bit dibanding
pembagi. Maka :
T = 2 M + R
atau
T = 2M + R
P P
T = Q + R + R
P P P
T = Q + R + R = Q
P P
Jaringan Komputer Bab IV Halaman 7/17
Contoh : 1. Diketahui : message M = 1010001101 (10 bit)
pattern P = 110101 (6 bit)
FCS R = dikalkulasi (5 bit)
2. Message M dikalikan dengan 25 , maka : 101000110100000
3. Kemudian dibagi dengan P :
11 010 1011 <-- Q
P --> 110101 ì 101000 1 101 00000 <-- 2 M
110101
111011
110101
1110 10
1101 01
11 111 0
11 010 1
1 011 00
1 101 01
110 010
110 101
1110 <-- R
4. Remainder (R = 01110) ditambahkan ke 2n M untuk mendapatkan T =
10100011010110, yang ditransmisi [ T = 2n M + R ].
Jika tidak ada error, maka receiver menerima T secara utuh. Frame
yang diterima dibagi dengan P :
11 01010110
110101 ì1010001 10101110
110101
111011
110101
1110 10
1101 01
11 1110
11 0101
101111
110101
110101
110101
00 .
Karena tidak ada remainder maka dianggap tidak ada error.
Jaringan Komputer Bab IV Halaman 8/17
Pattern P dipilih 1 bit lebih panjang daripada FCS, dan bit pattern dipilih tergantung
tipe error yang diinginkan. Pada keadaan minimum keduanya baik tingkat high atau
low bit dari P harus 1. Frame Tr yang dihasilkan dapat dinyatakan sebagai : Tr = T +
E
dimana : T = frame yang ditransmisi
E = error pattern dengan 1 dala m posisi dimana terjadi error
Tr = frame yang diterima.
Receiver akan gagal untuk mendeteksi error jika dan hanya jika Tr dapat dibagi
dengan P, yang jika dan hanya jika E dapat dibagi dengan P.
Polynomials
Dalam bentuk variabel x dengan koef isien-koefisien binary. Koefisien-koefisien
tersebut berhubungan dengan bit -bit dalam binary sehingga proses CRC-nya dapat
dijabarkan sebagai :
1. X M(X) = Q(X) + R(X)
P(X) P(X)
2. T(X) = X M(X)+ R(X)
Error E(X) hanya tidak akan terdeteksi bila dapat dibagi dengan P(X). Error - error
yang dapat dideteksi yang tidak dapat dibagi oleh P(X) :
1. Semua error bit tunggal.
2. Semua error bit ganda, sepanjang P(X) mempunyai faktor paling sedikit 3
syarat.
3. Jumlah error genap apapun, sepanjang P(X) mengandung faktor (X + 1).
4. Burst error apapun dengan panjang burst lebih kecil daripada panjang FCS.
5. Burst error yang paling besar.
Empat versi dari P(X) yang dipakai secara luas :
CRC-12 = X12 + X11 + X3+ X2 + X + 1, dipakai untuk transmisi dari 6 bit karakter dan
membentuk 12 bit FCS.
CRC-6 = X16 + X15 + X2 + 1 , } umum untuk 8 bit karakter dan keduanya
CRC-CCITT = X 16 + X12 + X5 + 1, } menghasilkan 16 bit FCS.
CRC-32 = X32 + X26 + X23 + X22 + X16 + X12 + X11 + X10 + X8 + X7 + X5 +X4+ X2 +
X + 1, membentuk 32 bit FCS.
Jaringan Komputer Bab IV Halaman 9/17
Shift registers dan gate exclusive -OR
Shift register adalah device penyimpan string 1 bit dimana terdapat sebuah line
output, yang mengindikasikan nilai yang dimuat, dan sebuah line input.
Seluruh register di-clock secara simultan, yang menyebabkan 1 bit bergeser sepanjang
seluruh register . Sirkuit ini dapat dipenuhi sebagai berikut :
1. Register mengandung n bits, sama dengan panjang FCS.
2. Ada lebih dari n gate exclusive-OR.
3. Keberadaan dan ketiadaan suatu gate tergantung pada keberadaan atau
ketiadaan dari suatu syarat dalam polynomial pembagi, P(X).
Message kemudian masuk per bit pada suatu waktu dimulai dengan MSB. Message M
akan di-shift ke register dari input bit. Proses ini berlanjut sampai semua bit dari
message M ditambah 5 bit nol. 5 bit nol ini menggeser M ke kiri 5 posisi untuk
memuat FCS. Setelah bit terakhir diproses, maka shift register memuat remainder
(FCS) yang mana akan ditransmisi kemudian.
Pada receiver, tiap bit M yang tiba, disisipi ke dalam shift register. Jika tidak ada
error, shift register akan memuat bit pattern untuk R pada akhir dari M. Bit R yang
ditransmisi sekarang mulai tiba dan efeknya yaitu me-nol-kan register pada akhir
penerimaan, register memuat semua nol.
FORWARD ERROR CORRECTION
Error-correcting codes dinyatakan sebagai forward error correction untuk
mengindikasikan bahwa receiver sedang mengoreksi error. Contohnya: pada
komunikasi broadcast digunakan transmisi simplex.
Metode transmisi ulang dinyatakan sebagai backward error correction karena
receiver memberi informasi balik ke transmitter yang kemudian mentransmisi ulang
data yang error.
4.3 INTERFACING
Gambar 4.8 memperlihatkan interface ke medium transmisi. Data terminal equipment
(DTE) memakai sistim transmisi melalui perantaraan data circuit-terminating
equipment (DCE). Contoh DCE : MODEM.
DCE harus bertanggung jawab untuk transmisi dan menerima bit-bit, pada suatu
waktu, melalui suatu medium transmisi; dan harus berinteraksi dengan DTE. Hal ini
dilakukan melalui interchange circuit.
Receiver dari DCE harus memakai teknik encoding yang sama seperti pada
transmitter dari DCE yang lain.
Jaringan Komputer Bab IV Halaman 10/17
Pasangan DTE-DCE harus didisain untuk mempunyai interface -interface pelengkap
dan harus mampu berinteraksi secara efektif.
Digunakan standart physical layer protocols untuk interface antara DTE dan DCE.
Tidak ada komentar:
Posting Komentar